AMD今年将带来全新的Zen5系列架构，推出Ryzen9000系列产品。其中代号StrixPoint的APU采用了混合架构设计，去年已经有ES芯片出现在基准测试的数据库里，上个月还出现在㊣　AMD的发货清单╲上。

据Wccftech报道，近日StrixPoint再次现身，出现在Geekbench基准测试里。信息显示其属于StrixPoint(1)芯片，拥有12核心24线程，L1指令缓存为32KB，L1数据缓存为48KB，L2缓存为12MB（每核心★对应1MB），L3缓存为24MB（系统〖只显示了Zen5内核对应的16MB），TDP为28W，属于专为移动设备设计的FP8平台。相比于Zen4架构内核，L1数据缓存的容量提升了50%。

日志文件提示APU的核心频率为①1.4GHz，应该也是早期做测试的ES版本。在单核︾基准测试里，这块StrixPointES芯片々的成绩为1217分，多核基准测试里则是8016分。虽然核心频率不□高，但是成←绩不错，特别是→多核基准测试的表现。

根据之前流传的〖信息，StrixPoint会有两种◥设计：一种是普通的单芯片设计，为StrixPoint(1)芯片，CPU部分为4×Zen5+8×Zen5c的配置，GPU部分的CU数ㄨ量将增加至♂16个，基于RDNA3.5/3+架构的CU，集成XDNA2架构“RyzenAI”引擎；另外一种可能ぷ被称为“StrixPointHalo”，或者也称为“StrixHalo”或者“Sarlak”，是一款高端APU，采用了chiplet设计，为StrixPoint(2)芯片，CPU部分最多拥有■16核心，CU数量增至40个。

前一段时间有内〇部人士提供了StrixPoint(1)芯片的在3DMarkTimeSpy里的成绩，显示可以提供与入门级独立显卡相当的图形性能。

（来源：金愉）